Informática Micromax Anunció el jueves que se ha asociado con el fabricante de almacenamiento. Faison Lanzar un nuevo proyecto conjunto denominado Miffy. Las dos empresas colaborarán para proporcionar soluciones de almacenamiento integradas a empresas del país en diversos sectores, incluidos el móvil, la automoción, el Internet de las cosas (IoT), los centros de datos y los dispositivos de consumo. MiPhi dependerá de las instalaciones de fabricación existentes en cuatro regiones para suministrar dispositivos diseñados para ser utilizados por empresas de tecnología para aplicaciones de inteligencia artificial (IA).
MiPhi tendrá sitios de fabricación en cuatro regiones de India
Según un comunicado de prensa de la empresa, la nueva empresa conjunta MiPhi ofrecerá soluciones de almacenamiento NAND diseñadas específicamente para casos de uso de IA. Se afirma que proporcionan el menor consumo de energía y costo por código cuando se usan en operaciones de IA. MiPhi también producirá unidades de almacenamiento para su uso en empresas y en el sector automovilístico.
La colaboración entre la empresa de electrónica de consumo y el fabricante de almacenamiento portátil utilizará plantas de fabricación en cuatro regiones: Bhiwadi (Rajasthan), Hyderabad, Noida (Uttar Pradesh) y Telangana. MiPhi creará canales de ventas en toda la India que brindarán acceso a soluciones integradas para empresas de sectores como el móvil, la automoción, la IoT, los centros de datos y los dispositivos de consumo.
Phison posee más de 2.000 patentes e invertirá el 80 por ciento de sus gastos operativos en la empresa conjunta, mientras que Micromax dice que proporcionará experiencia en la producción y venta de productos en el país.
“Al combinar nuestra experiencia en el mercado local con la destreza tecnológica crítica de Phison, estamos preparados para ofrecer soluciones sorprendentes. […] Con este proyecto, nuestro objetivo es reducir el costo de la GPU en 1/10 logrando el costo por token más bajo del mundo. “Esto nos ayudará a cambiar el panorama de la IA no sólo en la India sino también en regiones específicas acordadas”, dijo Rahul Sharma, cofundador de Micromax Informatics, en una declaración preparada.
Samsung lanza chip NAND de 400 capas para centros de datos de IA
La nueva tecnología BV NAND aumenta la densidad y reduce la acumulación de calor
Planes para NAND de 1000 capas para 2030 para ampliar la capacidad
Samsung Samsung está trabajando para lanzar un chip flash NAND vertical estándar de 400 capas para 2026, según afirman los informes.
Informe por Diario económico de Corea La división Device Solutions (DS) de Samsung dice que su objetivo es avanzar en el mercado flash NAND con su vanguardista V10 NAND, diseñado para satisfacer la creciente demanda en los centros de datos de IA.
La hoja de ruta de memoria de la compañía, como se describe en el informe, muestra planes para NAND avanzado de décima generación que utilizará tecnología de interconexión para construir celdas de memoria y circuitos periféricos por separado en diferentes chips, y luego combinarlos en un solo chip. Conocido como NANDFlash vertical (BV NAND), este nuevo enfoque minimiza la acumulación de calor y maximiza la capacidad y el rendimiento, creando lo que Samsung describe como “el NAND soñado para la IA”.
1000 capas para 2030
El diseño BV NAND, que presenta un aumento de 1,6 veces en la densidad de bits por unidad de área, admite unidades de estado sólido (SSD) de capacidad ultra alta, ideales para aplicaciones de IA.
Los actuales chips V9 NAND de 286 capas de Samsung representan un hito, pero se espera que el V10 de 400 capas redefina los límites de capacidad, superando potencialmente el umbral de almacenamiento de 200 TB para SSD AI ultragrandes al tiempo que mejora la eficiencia energética.
Para lanzamientos futuros, el fabricante de chips de memoria más grande del mundo planea presentar la NAND V11 de 11.ª generación en 2027 con una velocidad de transferencia de datos un 50 % más rápida, mejorando aún más el rendimiento para satisfacer las necesidades de almacenamiento de datos de alta demanda.
La ambiciosa hoja de ruta NAND de Samsung se extiende aún más, con planes para chips que superen las 1.000 capas para 2030. ked Informes. Este avance tiene como objetivo mantener a Samsung a la vanguardia del mercado NAND de alta capacidad, donde la demanda está siendo estimulada por aplicaciones de inteligencia artificial que requieren soluciones de almacenamiento expansivas para procesar cantidades masivas de datos.
Suscríbase al boletín TechRadar Pro para recibir las principales noticias, opiniones, características y orientación que su empresa necesita para tener éxito.
En el segmento de DRAM, Samsung apunta a lanzar DRAM 1c de sexta generación y DRAM 1d de séptima generación para fines de 2024, apuntando a su uso en chips de IA de alto rendimiento. De acuerdo a Diario económico de Corea Según el informe, la compañía también tiene planes para DRAM de menos de 10 nm para 2027, utilizando una estructura de transistor de canal vertical para una mayor estabilidad y eficiencia.
NAND es un componente vital para el futuro de la electrónica. Está en todas partes, aumentando la capacidad de almacenamiento, el rendimiento y la eficiencia energética en todo, desde servidores de centros de datos hasta los dispositivos móviles más pequeños, como… TeléfonosDrones, cámaras y otros dispositivos móviles.
A medida que estos sistemas y dispositivos electrónicos agreguen más funciones y realicen tareas más complejas, como la inteligencia artificial, las necesidades de almacenamiento de datos seguirán creciendo, lo que hará que la memoria flash NAND sea un componente crítico de futuras innovaciones.
Como resultado, ha comenzado la carrera para construir NAND de mayor capacidad con mejor rendimiento y menor consumo. Mucha gente piensa que aumentar el número de clases es el único camino a seguir. Pero la verdad es que existen muchos vectores de innovación NAND y un mayor número de capas no es la única forma de aumentar los bits flash NAND y almacenamiento capacidad.
Esta nueva era de NAND está liderando un período de cambio, ya que la carrera centrada en capas ha quedado atrás. La atención se está desplazando hacia el momento estratégico de la introducción de nodos nuevos y más duraderos optimizados para casos de uso y aplicaciones específicos. No todo Aplicaciones Necesita el nodo más reciente con la mayor capacidad o rendimiento. Hacer que cada capa sea más densa, en lugar de simplemente apilar más capas, mejora la eficiencia energética, el rendimiento y la capacidad, al mismo tiempo que gestiona los costos para satisfacer las necesidades específicas de los clientes.
Dr. Luca Fasoli
Vicepresidente senior de ingeniería de desarrollo en Western Digital.
Escalado vertical tradicional
La “carrera de capas” es la idea de que más capas significan más densidad y capacidad de bits, lo que resulta en una ventaja de costos, por lo que la NAND con más capas debería ser la mejor. Pero con 3D NAND, ya no es tan sencillo.
Ampliar NAND es como añadir capacidad en un hotel. Simplemente agregar más pisos puede parecer una buena idea, pero hay que recordar que la construcción genera mayores costos operativos y complejidad, incluidos los costos de compra y transporte de equipos, construcción de pisos, etc. En algún momento, hay rendimientos decrecientes que agregan pisos adicionales. Es evidente que la reducción relativa de costos resultante de agregar diez pisos a un edificio de cien pisos es mejor que agregar el mismo número de pisos a un edificio de quinientos pisos. Pero el capital necesario para añadir la cantidad adicional puede ser mayor para construir esos diez pisos adicionales encima de un edificio de quinientos pisos.
Hacer que cada piso sea más denso, reduciendo las habitaciones y utilizando el espacio de manera más eficiente, puede proporcionar el mismo aumento en la ocupación de una manera más eficiente y rentable.
Suscríbase al boletín informativo TechRadar Pro para recibir las principales noticias, opiniones, características y orientación que su empresa necesita para tener éxito.
La misma lógica se aplica a la arquitectura NAND. Simplemente agregar capas NAND una encima de otra puede no ser la única forma de generar más bits o capacidad. Al igual que los pisos de los hoteles, construir NAND utilizable se vuelve más costoso y difícil a medida que aumenta el número de capas. Por ejemplo, apilar capas aumenta el tiempo de procesamiento y se necesita capital adicional para herramientas avanzadas para garantizar que podamos fabricar de manera confiable una matriz NAND de alta calidad.
Escale de manera más inteligente aprovechando múltiples vectores
Si bien el número de capas seguirá creciendo, ya no son el principal impulsor de la innovación. En cambio, la innovación abarca múltiples vectores y existen otras formas de escalar una arquitectura NAND además del escalamiento vertical, incluidos métodos de escalamiento horizontal, lógico y arquitectónico.
El escalado lateral funciona poblando cada capa de memoria y eliminando algunas estructuras de soporte redundantes. Es como exprimir más habitaciones en el mismo piso de una habitación de hotel o reducir el número de escaleras y ascensores en un edificio. Por ejemplo, comenzar con una medida lateral le permite optimizar el espacio disponible antes de agregar otra capa. Este enfoque gradual es más eficiente, ahorra costos y reduce riesgos al mismo tiempo. También permite a los clientes alcanzar un determinado momento de capacidad, con un suministro y una calidad constantes. Cuando decide agregar más capas, el beneficio se duplica al aumentar la eficiencia de las capas agregadas.
El escalado lógico aumenta la cantidad de bits lógicos que se pueden almacenar en un dispositivo físico. En el caso de una habitación de hotel, esto equivaldría a apiñar a más huéspedes en la misma habitación de hotel sin causar interrupciones.
finalmente, Construir La analogía mejora la forma en que los circuitos soportan matrices de memoria, como colocar los circuitos al lado de la matriz, debajo de ella o tal vez implementarlos en un chip separado. En un hotel, este podría ser el lugar donde se encuentra el aparcamiento para los huéspedes necesarios: en el lateral del edificio, debajo o encima (con un medio económico para transportar coches en avión, por supuesto).
Una combinación de los cuatro
Un enfoque que utiliza una combinación de estos cuatro vectores de escala es una forma más inteligente de agregar crecimiento de bits NAND sin sacrificar el rendimiento y la eficiencia energética para la más amplia gama de casos de uso y dispositivos. Tiene el beneficio adicional de mejorar la reducción de costos de nodo a nodo y reducir el capital necesario para las reparaciones.
Aunque la tecnología NAND es compleja, los procesos de fabricación que crean nodos NAND viables y, en última instancia, los productos, son aún más complejos. Estas condiciones se ven exacerbadas por la dinámica de la oferta y la demanda de una era emergente en la que las nuevas aplicaciones, especialmente la inteligencia artificial, aumentarán drásticamente la necesidad de soluciones basadas en memoria flash con uso intensivo de computación y almacenamiento.
Por ejemplo, el marco del ciclo de datos de la IA muestra el círculo virtuoso en el que el almacenamiento alimenta los modelos de IA y la IA, a cambio, requiere más almacenamiento. Este ciclo de datos de IA será un importante motor de crecimiento adicional para la industria del almacenamiento.
Rendimiento, potencia y habilidad.
El rendimiento, la fuerza y la habilidad juegan un papel importante en cada fase, y cada fase requiere algo diferente. Si bien las etapas iniciales necesitan una capacidad masiva para contener la mayor cantidad de datos posible para el entrenamiento del modelo, a medida que los datos avanzan a lo largo del ciclo, la velocidad y el rendimiento pueden ser los factores más importantes. La potencia se está convirtiendo cada vez más en un factor crítico en cualquier aplicación de inteligencia artificial.
En esta nueva era de NAND, las rutas de migración de la década para NAND también deberían basarse en las necesidades de los clientes, no en el enfoque único del pasado.
Las diferentes necesidades de los diferentes clientes están empezando a divergir y el papel de los proveedores de NAND para satisfacer estas necesidades es cada vez más interesante. En última instancia, es lo que construye el cliente lo que determinará cómo funcionará el flash que contiene: qué tan grande es, cuánta capacidad tiene y cuánta energía consumirá. No se trata de la cantidad de capas del producto. Centrarse en las características que más importan a los clientes (rendimiento, capacidad y potencia) es una estrategia ganadora.
Este artículo se produjo como parte del canal Expert Insights de TechRadarPro, donde mostramos las mejores y más brillantes mentes de la industria tecnológica actual. Las opiniones expresadas aquí son las del autor y no necesariamente las de TechRadarPro o Future plc. Si está interesado en contribuir, obtenga más información aquí: https://www.techradar.com/news/submit-your-story-to-techradar-pro
El gigante tecnológico surcoreano ha presentado discretamente el BM1743, un SSD de 176 capas y 61,44 TB construido con tecnología QLC V-NAND de séptima generación. Esto casi duplica la cantidad de capas de las versiones anteriores y aumenta la densidad de bits al tiempo que reduce los costos.
Aunque el BM1743 estará disponible inicialmente en un factor de forma U.2 (2,5 pulgadas), Samsung dice que también habrá una variante E3.S que admitirá PCIe Gen5 para un aumento adicional del rendimiento.
Mejorar la confiabilidad
El BM1743 promete velocidades de lectura secuencial de hasta 7200 MB/s y velocidades de escritura de hasta 2000 MB/s. Las velocidades de lectura y escritura aleatorias se han cuadruplicado en comparación con el SSD BM1733 anterior de Samsung, que se lanzó en 2020. El BM1743 da un salto gigante con respecto a su predecesor de 15,36 TB, y la capacidad del BM1743 aumenta a 61,44 TB, y la hoja de ruta de Samsung sugiere un modelo más grande de 122,88 TB. terabyte.
El Samsung BM1743 no sólo aumenta la capacidad de almacenamiento y las tasas de transferencia de datos, sino que también muestra un consumo de energía reducido y una confiabilidad mejorada. La métrica de escrituras diarias en disco (DWPD) aumentó de 0,18 a 0,26 y el período de retención de datos durante cortes de energía se extendió de un mes a tres meses.
Por supuesto, la nueva unidad no está dirigida a PC de consumo, sino más bien a su uso en centros de datos, donde reduce costos y mejora la eficiencia en operaciones con uso intensivo de datos, beneficiando los servicios en la nube y las cargas de trabajo de IA.
Samsung y Solidigm no son los únicos fabricantes que prometen lanzar SSD de gran capacidad. Western Digital también es una empresa Recientemente se anunció un SSD de 64 TB, cuyo objetivo es procesar el almacenamiento de datos para aplicaciones de inteligencia artificial. Como parte de la línea ampliada de clase empresarial Ultrastar DC SN655 de WD, esto se anunció en Computex 2024 y se espera que llegue a finales de este año. Probablemente sea sólo cuestión de tiempo antes de que empresas como SK hynix, Micron y Kioxia sigan su ejemplo y lancen sus propios motores de tamaño similar.
Suscríbase al boletín TechRadar Pro para recibir todas las noticias, opiniones, funciones y orientación que su empresa necesita para tener éxito.
El gigante japonés de la memoria Kioxia dice que ha comenzado a probar envíos de dispositivos QLC de 2TB, utilizando tecnología de memoria flash BiCS FLASH 3D de octava generación.
Este nuevo chip se utilizará en unidades de estado sólido (SSD), servidores y otras formas de dispositivos de almacenamiento digital que requieren componentes de memoria de alta capacidad y alta eficiencia.
La tecnología BiCS FLASH de Kioxia expande el chip de memoria tanto vertical como horizontalmente, mientras que la incorporación de la tecnología CBA (CMOS de acoplamiento directo) admite una construcción de memoria más densa y velocidades de interfaz de hasta 3,6 Gbps. El nuevo producto presenta una densidad de bits aproximadamente 2,3 veces mayor que el dispositivo QLC de quinta generación anterior de Kioxia y una eficiencia energética de escritura un 70% mayor. Kioxia dice que su nuevo dispositivo QLC, que tiene 16 chips apilados en un solo paquete de memoria, puede alcanzar una capacidad de 4 TB.
Pure Storage para adoptar la tecnología
“Con una alta densidad de bits líder en la industria, una transferencia de datos de alta velocidad y una eficiencia energética superior, el producto QLC de 2 TB proporcionará un nuevo valor para las aplicaciones de inteligencia artificial que emergen rápidamente y las aplicaciones de almacenamiento de gran tamaño que requieren ahorro de energía y espacio”, dijo Hideshi Miyajima, director Responsable de Tecnología en Kioxia.
El almacenamiento DirectFlash Module (DFM) de Pure (que permite que los arreglos totalmente flash se comuniquen directamente con el almacenamiento flash sin formato) ya ofrece densidad y eficiencia mejoradas, así como una vida útil más larga en comparación con los SSD. La compañía dijo anteriormente que lanzaría DFM de 150 TB en 2025, con el objetivo de enviar DFM de 300 TB para 2026. La integración de la tecnología de Kioxia en sus productos ayudará a lograr este objetivo.
Kioxia también ha agregado un nuevo dispositivo de memoria QLC de 1TB a su línea. En comparación con el dispositivo QLC de 2 TB, el dispositivo de 1 TB ofrece un rendimiento de escritura secuencial aproximadamente un 30 % más rápido y una mejora de la latencia de lectura de aproximadamente un 15 % y se utilizará en aplicaciones de alto rendimiento, incluidos SSD y dispositivos móviles.
“Tenemos una relación de larga data con Kioxia y nos complace integrar nuestros productos de memoria flash BiCS FLASH 2Tb QLC de octava generación para mejorar el rendimiento y la eficiencia de nuestras soluciones de almacenamiento totalmente flash”, dijo Charles Giancarlo, director ejecutivo de Pure Storage. La plataforma de almacenamiento de datos totalmente flash de Pure es capaz de satisfacer las necesidades “de los desafíos de la inteligencia artificial, así como de los agresivos costos de almacenar copias de seguridad”.
Suscríbase al boletín TechRadar Pro para recibir todas las noticias, opiniones, funciones y orientación que su empresa necesita para tener éxito.
Gigabyte ha lanzado su serie AI TOP 100E Discos de estado sólido Diseñado específicamente para tareas de alta resistencia como el entrenamiento de IA.
Los nuevos SSD están disponibles en capacidades de 1 TB y 2 TB y vienen en formato estándar M.2 2280.
Lo que los diferencia de la competencia son sus excepcionales índices de resistencia. Gigabyte dice que el modelo de 2 TB ofrece hasta 219.000 TB (terabytes escritos), que es una cifra mucho mayor de lo que cabría esperar de los SSD de consumo típicos. El tiempo medio entre fallos (MTBF) se estima en 1,6 millones de horas.
UTILIDAD SUPERIOR DE LA IA
El AI TOP 100E utiliza una interfaz PCIe 4.0×4 y NVMe 1.4, por lo que no ganará ninguna carrera de rendimiento, especialmente en comparación con las unidades PCIe 5.0 más nuevas, pero es lo suficientemente rápido. El SSD de 1 TB ofrece velocidades de lectura secuencial de hasta 7200 MB/s y velocidades de escritura de hasta 6500 MB/s, que es ligeramente mejor que el modelo de 2 TB (7000 MB/s de lectura y 5900 MB/s de escritura). Entonces, según los números que proporcionó, Gigabyte dice que el modelo de 2 TB puede escribir 219.000.000 GB a 5,9 GB/s en 37.118.644 segundos, o aproximadamente 1,18 años. Esto es bastante pretencioso.
Gigabyte no proporcionó detalles sobre cómo se logró su durabilidad mejorada, ni especificó el tipo de 3D NAND utilizado, pero la unidad admite niveles excepcionalmente altos de escritura de datos, clasificados en 60 escrituras por día (DWPD).
Debido a su capacidad limitada y sus altos costos, los sistemas VRAM y DRAM a menudo encuentran cuellos de botella al entrenar modelos de IA. El SSD AI TOP 100E viene con una utilidad “AI TOP” que, según Gigabyte, permitirá a los usuarios “descargar el procesamiento de grandes conjuntos de datos de VRAM o DRAM al SSD AI TOP 100E, expandiendo efectivamente el grupo de memoria y actualizando el capacidad para ajustar el rendimiento”. Ajuste de grandes modelos de IA. Este enfoque mejora significativamente el rendimiento y reduce el costo total de propiedad (TCO), y el SSD AI TOP 100E emerge como una opción más rentable por GB en comparación con VRAM y DRAM para el sistema.
Si bien aún no se han anunciado los detalles de precios y disponibilidad, el SSD viene con una garantía limitada de cinco años o está garantizado por 109,500 TB (modelo de 1 TB) o 219,000 TB (modelo de 2 TB), lo que ocurra primero.
Suscríbase al boletín TechRadar Pro para recibir las principales noticias, opiniones, características y orientación que su empresa necesita para tener éxito.
En el reciente Taller Internacional de Memoria (IMW 2024) en Seúl, Corea del Sur, Kioxia discutió la tecnología y los desafíos de aumentar la densidad de almacenamiento de la memoria flash 3D NAND.
Kioxia predice que para 2027 la densidad de almacenamiento alcanzará los 100 Gb/mm2 con 1.000 líneas de palabras.
Informar palabra clave a Kioxia, mirar computadora Señala que una densidad de almacenamiento de 100 GB/mm2 significa que una matriz de silicio de 64 mm-2 puede contener 6,4 TB (unos 800 GB). Un paquete que contenga ocho de estos troqueles proporcionará 6.400 GB, y el almacenamiento flash que contenga cuatro paquetes proporcionará 25,6 TB. Si se vendiera como un SSD de 20 TB en 2028, podría costar entre 250 y 350 dólares, lo que lo haría competitivo en precio con los discos duros de 20 TB.
Usando molibdeno
La previsión de Kioxia de alcanzar las 1.000 capas para 2027 es ambiciosa pero razonable, dadas las tendencias históricas. Sin embargo, formar aberturas de canales que penetren en las líneas de palabras apiladas se vuelve cada vez más difícil a medida que aumentan las capas.
Las técnicas de grabado avanzadas, como el RIE (grabado con iones reactivos) a baja temperatura, son esenciales para gestionar la alta relación de aspecto de estos agujeros profundos. Además, la impedancia del canal y el ruido de la señal aumentan con la profundidad, lo que lleva a una posible transición del silicio policristalino al silicio monocristalino utilizando la tecnología MILC (cristalización lateral inducida por metal). Este interruptor puede duplicar la corriente de la celda, lo que resulta en un mejor rendimiento.
Aumentar el número de pilas de líneas de palabras no necesariamente mejora la densidad de almacenamiento debido al área de “bandeja” utilizada para los electrodos verticales. Innovaciones como la combinación de electrodos verticales y el cambio de TLC (3 bits/celda) a QLC (4 bits/celda) pueden mejorar la densidad de almacenamiento. La densidad también se puede aumentar significativamente mejorando el procesamiento multinivel, como PLC (5 bits/celda), HLC (6 bits/celda) y HeLC (8 bits/celda).
El aumento de las pilas de líneas de palabras aumenta los tiempos de retardo debido a la resistencia y la capacitancia. Reducir el grado de apilamiento y cambiar el material metálico de la línea de palabras de tungsteno a molibdeno puede aliviar estos problemas.
Suscríbase al boletín informativo TechRadar Pro para recibir las principales noticias, opiniones, características y orientación que su empresa necesita para tener éxito.
Si bien la densidad de almacenamiento de la memoria flash 3D NAND ha mejorado históricamente de manera constante, Kioxia y sus competidores como… SamsungSomos plenamente conscientes de que los desarrollos futuros requerirán nuevas tecnologías e innovaciones para mantener este ritmo y lograr el objetivo soñado de los SSD de petabytes.
It’s no secret that the race is on to produce the first 1000TB SSD. At its Tech Day in 2022, Samsung revealed ambitious plans to “stack over 1,000 layers” in its most advanced NAND chip by 2030, meaning a petabyte SSD could arrive by then.
Last year the company dropped hits that it might be in a position to deliver it much sooner, but that looks to have been wishful thinking on the tech industry’s behalf.
That said, it’s clearly full steam ahead on the development of future NAND chips. The South Korean electronics giant recently announced it would commence mass production of its newest 290-layer ninth-generation vertical (V9) NAND chips shortly, and it’s widely expected it will reveal a staggering 430-layer tenth-generation (V10) NAND chip next year.
Hafnia Ferroelectrics
So while we don’t know much about what’s going on behind the scenes in the company’s quest to produce the first Petabyte SSD, some clues have appeared online.
At this year’s VLSI Technology Symposium in Honolulu, there’s going to be a Technical Session presented by Giwuk Kim, a Ph.D student at the department of Electrical Engineering at the Korea Advanced Institute of Science and Technology (KAIST). His research interests include hafnia-based FE-NAND memory, FeRAM, and In-memory computing application, and this will be the focus of the session, which is titled “In-depth Analysis of the Hafnia Ferroelectrics as a Key Enabler for Low Voltage & QLC 3D VNAND Beyond 1K Layer Experimental Demonstration and Modeling.”
The summary of the work which – spoiler alert – has been co-authored by Samsung Electronics, reads as follows: “We experimentally demonstrate a remarkable performance improvement, boosted by the interaction of charge trapping & ferroelectric (FE) switching effects in metal-band engineered gate interlayer (BE-G.IL)-FE-channel interlayer (Ch.IL)-Si (MIFIS) FeFET. The MIFIS with BE-G.IL (BE-MIFIS) facilitates the maximized ‘positive feedback’ (Posi. FB.) of dual effects, leading to low operation voltage (VPGM/VERS: +17/-15 V), a wide memory window (MW: 10.5 V) and negligible disturb at a biased voltage of 9 V. Furthermore, our proposed model verifies that the performance enhancement of the BE-MIFIS FeFET is attributed to the intensified posi. FB. This work proves that the hafnia FE can play as a key enabler in extending the technology development of 3D VNAND, which is currently approaching a state of stagnation.”
Quite what role Samsung will play in the demonstration (if anything) isn’t known at the moment, but the firm isn’t alone in exploring the potential of hafnia ferroelectrics. Giwuk Kim’s talk is part of a parent session at the symposium titled “Non-Volatile Memory Technology – Hafnia Based Ferroelectrics-1” which will be chaired by Deoksin Kil, Head of Material Development at Samsung’s archrival SK hynix.
Sign up to the TechRadar Pro newsletter to get all the top news, opinion, features and guidance your business needs to succeed!
NAND-based storage devices are a fiercely contested sector, one in which Samsung has held the lead since 2002, but its rivals are gaining ground.
The South Korean electronics giant has announced plans to commence mass production of its newest 290-layer ninth-generation vertical (V9) NAND chips, aimed at AI and cloud devices as well as large-scale enterprise servers. These utilize Samsung’s double-stack technology, rather than the triple stack method typically used.
Other firms are closing in, however. SK Hynix, the world’s second-largest memory chipmaker and Samsung’s archrival, intends to launch its 321-layer NAND tech early next year, while Chinese flash memory specialist Yangtze Memory Technologies says it plans to introduce 300-layer chips later this year.
A game of chicken
With the battle heating up, Samsung is already looking beyond the impending V9 launch, with industry insiders indicating that a staggering 430-layer tenth-generation (V10) NAND chip is expected to be unveiled next year. Unlike the V9, this will use Samsung’s triple-stack technology.
The aggressive push for NAND supremacy comes as demand for high-performance and large-capacity storage devices grows in the AI era. High-density NAND chips answer that demand while also enhancing capabilities for 5G smartphones.
The Korea Economic Daily says the major chipmakers are now “engaged in a game of chicken in a race to develop advanced chip stacking technology to cut costs and improve performance.” It points out that Samsung has previously announced plans to develop over 1,000-layer NAND chips by 2030.
More from TechRadar Pro
Sign up to the TechRadar Pro newsletter to get all the top news, opinion, features and guidance your business needs to succeed!
A revolutionary new memory device that combines the features of DRAM and NAND flash memory is being developed by a group of researchers at the Korea Advanced Institute of Science and Technology (KAIST).
Led by Professor Shinhyun Choi of the School of Electrical Engineering, the team’s breakthrough promises cheaper, power-efficient solutions that could potentially replace existing memory solutions or be used to implement neuromorphic computing for the next-generation of AI hardware.
According to KAIST, the new device utilizes next-generation phase change memory with ultra-low power consumption, capable of replacing both DRAM and NAND flash memory.
Taking a novel approach
Typically, DRAM offers high-speed performance but is volatile, resulting in data loss when power is shut down. NAND flash memory offers a solution by preserving data even when the power is off, but it does not match the speed of DRAM. This new phase change memory provides a non-volatile, high-speed solution combining the best of both worlds.
Previous versions of phase change memory have had a problem – high power consumption. Despite attempts to reduce consumption by decreasing the physical size of such devices using state-of-the-art lithography technologies, the reductions were minimal, while costs soared.
To overcome this, Professor Choi’s team have established a way to electrically form phase change materials in an extremely small area, successfully developing an ultra-low-power phase change memory device. Notably, this consumes 15 times less power than previous phase change memory models which used expensive lithography tools, a significant breakthrough in the quest for cost and energy efficient memory development.
“The phase change memory device we have developed is significant as it offers a novel approach to solve the lingering problems in producing a memory device at a greatly improved manufacturing cost and energy efficiency, “ said Professor Choi. He went onto to say that he expects this new research to become the basis for future electronic engineering, paving the path for high-density three-dimensional vertical memory and neuromorphic computing systems.
Sign up to the TechRadar Pro newsletter to get all the top news, opinion, features and guidance your business needs to succeed!
This isn’t the only neuromorphic computing solution being worked on at KAIST. Last month scientists there unveiled an AI chip that they claimed can match the speed of Nvidia‘s A100 GPU but with a smaller size and significantly lower power consumption.
