[ad_1]
- Se espera que el chipset HBM3e de 16 capas se lance en 2025
- Los nuevos chips proporcionan capacidades mejoradas de aprendizaje y razonamiento de IA
- Los usuarios pueden esperar una latencia más baja, afirma Sk hynix
SK hynix ha anunciado planes para agregar cuatro capas adicionales a sus chips de memoria 12-HI HBM3e en un esfuerzo por aumentar la capacidad.
La medida hará que la compañía aumente su capacidad de 36 GB a 48 GB, y el gigante de los semiconductores espera comenzar a distribuir muestras de productos a principios de 2025.
Este anuncio podría conducir a mejoras significativas en el desempeño de las organizaciones que están acelerando el desarrollo de la IA. Los conjuntos de chips HBM3e tradicionalmente tienen un máximo de 12 capas, pero con la llegada del HBM4, los usuarios pueden obtener un rendimiento aún mejor.
Apilados y listos
El director ejecutivo de la compañía, Kwak Noh Jung, anunció el lanzamiento durante la reciente Cumbre de IA de SK en Seúl y señaló que la actualización ayudará a mejorar significativamente el rendimiento de aprendizaje y las capacidades de inferencia de la IA.
“Ensamblamos 16 chips DRAM para lograr una capacidad de 48 GB y aplicamos tecnología MR-MUF avanzada probada en producción en masa. Además, estamos desarrollando tecnología de interconexión híbrida como proceso de respaldo.
Kwak añadió que las pruebas internas iniciales muestran que el HBM3e de 16 capas puede mejorar el aprendizaje y la inferencia de la IA en un 18% y un 34% respectivamente con respecto al HBM3e de 12 capas anterior.
“Está previsto que el HBM3E de 16 capas se comercialice en 2025”, reveló Kwak.
El HBM4 ofrece más de 10 Gbps por pin en comparación con el máximo de última generación de 9,2 Gbps que ofrece su predecesor. Finalmente, esto desbloqueará capacidades de ancho de banda de hasta 1,5 Tbps en comparación con los 1,2 Tbps del HBM3e.
Además, los fabricantes esperan que HBM4 también ofrezca una latencia más baja.
Debajo del capó de un producto 16-Hi
En términos de diseño, el producto 16-Hi se desarrolló utilizando la tecnología Mass Reflow Moulded Underfill (MR-MUF). Esta tecnología de próxima generación puede permitir el apilamiento sin deformaciones de chips que son un 40% más delgados que las alternativas tradicionales.
Esto también proporciona una mejor disipación del calor gracias al uso de nuevos materiales protectores, afirmó la compañía.
Asimismo, la vinculación híbrida también desbloqueó mejoras notables. Esto implica conectar los chips directamente sin tener que formar un “protuberancia” entre ellos durante el apilamiento, señaló SK Hynix.
“Esto reduce el espesor total de la oblea, lo que permite una alta apilabilidad”, dijo la compañía en un anuncio. “SK hynix está investigando métodos avanzados de unión MR-MUF y métodos híbridos para productos HBM de 16 capas y superiores”.
También te puede gustar
[ad_2]
Source Article Link
